Sti 공정에서의 딤플 발생 방지방법

Dimple preventing method at shallow trench isolation process

Abstract

본 발명은 STI 공정 진행시 트렌치 구조의 형태상의 취약부분을 변경시켜 트렌치내에 절연물질을 채울 때 딤플이 발생하는 현상을 방지할 수 있도록 하는 STI 공정에서의 딤플 발생 방지방법에 관한 것이다. 이를 실현하기 위한 본 발명은, 실리콘 기판상에 산화막과 실리콘 질화막을 순차로 적층시키고, STI가 형성될 부분을 제외한 부분을 포토레지스트로 도포하는 단계; 상기 실리콘 질화막을 습식 식각하여 라운드 형상의 습식 프로파일을 형성하는 단계; 상기 포토레지스트의 일부를 제거하는 디스컴을 실시하여 상기 습식 프로파일 가장자리의 실리콘 질화막 상측 일부가 오픈되도록 형성하는 단계;및 상기 실리콘 기판과 실리콘 질화막의 경계 및 상기 실리콘 질화막의 상부 가장자리 모서리 부분에 추가적인 플라즈마 식각을 실시하여 상기 실리콘 질화막의 경사를 더욱 완만하게 형성하는 단계;를 포함하는 것을 특징으로 한다. 본 발명에 의하면, Si와 SiN의 선택비를 이용하여 STI 상부 가장자리 부위를 라운딩처리하거나, STI 라이너 패턴을 임의로 형성한 후 SiN을 식각함으로써 딤플이 형성되는 문제점을 방지할 수 있는 장점이 있다.
A method for preventing a dimple in a shallow trench isolation process is provided to form a wet type profile having a round shape by performing a wet-etch process using CHF3 in a silicon nitride layer etch process. An oxide layer(12) and a silicon nitride layer(13) are sequentially stacked on a silicon substrate(11). A photoresist(14) is coated on an upper surface of the silicon nitride layer except for an STI(Shallow Trench Isolation) region. An STI pattern liner is formed in a narrow width on a center part of the STI region of the upper surface of the silicon nitride layer. The silicon nitride layer is etched by using the photoresist and the STI pattern liner as etch masks. An oxygen ashing process is performed to remove the STI pattern liner. An additional SiN etch process is performed to form residues by removing a part of a SiN liner as the residual silicon nitride in a lower side of the removed STI pattern liner. A trench having a protrusion is formed in the STI region by etching the oxide layer and the silicon substrate.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (3)

    Publication numberPublication dateAssigneeTitle
    KR-100509811-B1August 24, 2005동부아남반도체 주식회사Sti 제조 방법
    KR-20000027387-AMay 15, 2000김영환, 현대전자산업 주식회사Method for forming isolation layer of semiconductor devices
    KR-20040021374-AMarch 10, 2004아남반도체 주식회사반도체 소자의 셀로우 트렌치 분리막 형성 방법

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle